# A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
Home > National > National DS90CP04 Data Sheet

National DS90CP04 Data Sheet

Summary

The DS90CP04 is a high-performance, low-power 4x4 digital cross-point switch designed for robust signal routing up to 2.5 Gb/s via LVDS signaling. Featuring a non-blocking architecture, it allows dynamic, configurable connections between multiple high-speed input and output channels. This technical manual provides comprehensive guidelines for system designers, detailing the integrated serial control interface, pin assignments, operation modes (Serial vs. Direct Config), timing diagrams, and electrical specifications needed to properly incorporate the component into complex board layouts requiring advanced signal switching matrices.

📄 Preview ‹ PAGE OF 18 ›
‹ National DS90CP04 Data Sheet - Page 1 ›

Page 1 Text Content

查询DS90CP04供应商 S90C P04 90C 04 4 4、 2.5G b/s、 LV em oved prelim inary. R em oved old C P44 pin nam es and replaced w ith updated C P04 pin nam es. R em oved TB from jitter note in A table.

rem oved incorrect artw ork, included correct order num bers, and changed all references from ss to G . N o lim it changes (LM S) rem oved duplicate colspec from thead in table 3 updated lim its (LM S) changed datasheet title in pid source to m atch docum ent title converted to nat2000 and rem oved application division saying TB onverted to nat2000 D TD correct pkg added, form at errors corrected (JFG DS90CP04 new datasheet to be created by R ds200287 4× 4、低消費電力、2.5Gb/s、LVDSデジタル・クロスポイント・スイッチ

概要 特長 DS90CP04は 4×4のデジタル・クロスポイント・スイッチです。効 2.5Gbpsの完全差動データ・パス 率よく基板レイアウトが行えるように入力端子と出力端子をパッ ノン・ブロッキング・アーキテクチャ S90C P04 ケージの対向両辺に配置しています。低電圧差動信号 (LVDS)

4、 2.5G b/s、 LV 技術を採用し、低消費電力と高速動作の両立を実現していま

LVDS/BLVDS/LVPECL/2.5V-CML入力レベルに対応

TRI-STATE LVDS出力

出力チャネルから任意の 1入力系統を出力できます。DS90CP04 2.5V単一電源 の各出力ペアは、それぞれが独立して最高 2.5Gbit/sで動作しま 低消費電力、2.5Gb/sで 575m W (typ)

す。 リードレスLLP-32パッケージ (本体サイズ 6×6mm)

アドバンストCMOSプロセス技術で製造

MODE端子によって、制御が容易なシリアル制御インタフェース、 または構成選択ポートを切り替えられます。シリアル制御インタ フェースを用いると、全出力に対する新規のスイッチ構成情報を 単一のロード・コマンドによって一度に更新できます。直接構成 ポートを使用すると、SEL0/1 端子の論理レベルでデコードされた 情報にもとづき、出力の構成を直接変更できます。

DS200287-07-JP 1© National Semiconductor Corporation

Page Summary Contents For National DS90CP04 Data Sheet

Page 1 查询DS90CP04供应商 S90C P04 90C 04 4 4、 2.5G b/s、 LV em oved prelim inary. R em oved old C P44 pin nam es and replaced w ith updated C P04 pin nam es. R em oved TB from jitter note in A table. rem oved inc...
Page 2 2www.national.com/JPN/
Page 3 Order Number DS90CP04TLQ, DS90CP04TLQX (Tape and Reel) See NS Package Number LQA32A www.national.com/JPN/
Page 4 端子名 端子番号 入出力、タイプ 説明 各マルチプレクサに共通の差動入力 IN1＋ I, LVDS 反転および非反転差動入力 IN1－ IN2＋ I, LVDS 反転および非反転差動入力 IN2－ IN3＋ I, LVDS 反転および非反転差動入力 IN3－ IN4＋ I, LVDS 反転および非反転差動入力 IN4－ 差動スイッチ出力 OUT1＋ O, LVDS 反転および非反転差動出力。 IN...
Page 5 LOAD MODE SCLK 生じる動作 LH SI端子の現在のレベルが入力シフト・レジスタにクロック転送されます。 LH SCLK入力を内部レジスタおよび内部ステート・マシン入力から切り離します。MODEが 再び LOWになるまでRSCLKとCSCLKには LOWが出力されます。下記の「構成選 択真理値表」を参照してください。 LH 最後の有効フレームからOUT1～OUT4構成情報をロードします...
Page 6 FIGURE 1. DS90CP04 Configuration Select Decode 6www.national.com/JPN/
Page 7 90C 絶対最大定格 (Note 1) 本データシートには軍用・航空宇宙用の規格は記載されていません。 熱抵抗θJA 26.4℃ /W 関連する電気的信頼性試験方法の規格を参照ください。 ESD耐圧 人体モデル、1.5kΩ、100p F 電源電圧 (VDD) 0.3V～＋ 3V LVDS出力 >1.0k V CMOS/TTL入力電圧 0.3V～ (VDD ＋ 0.3V) LVDS入力 &gt...
Page 8 Symbol Parameter Conditions Min Max Units (Note 2) LVDS OUTPUT DC SPECIFICATIONS (OUT1± , OUT2± , OUT3± , OUT4± IOZ Output TRI-STATE Current TRI-STATE Output VOUT＝VDD or VSS IOFF Power Off Leakage Cur...
Page 9 Symbol Parameter Conditions Min Max Units (Note 2) SWITCHING CHARACTERISTICS─ LVDS OUTPUTS (Figures 3, 5, 6) t SEL SELx to OUT± Configuration select to new data at SWITCHING CHARACTERISTICS ─ Serial c...
Page 10 FIGURE 3. Differential Driver AC Test Circuit FIGURE 4. LVCMOS Driver AC Test Circuit (Note 6) 10www.national.com/JPN/
Page 11 90C 電気的特性 (つづき) Note 6: LVCMOS入力と出力の AC仕様は、Figure 4に示される電力スプリッタではなく、入力減衰ネットワークを使用しても検証および検査が可能です。 FIGURE 5. LVDS Signals FIGURE 6. LVDS Output Transition Time FIGURE 7. LVDS Output Propagation Delay w...
Page 12 FIGURE 8. Serial Interface Propagation Delay and Input Timing Waveforms FIGURE 9. Serial Interface─ MODE Timing and Functionality 12www.national.com/JPN/
Page 13 FIGURE 10. Configuration and Output Enable/Disable Timing シリアル・インタフェースによるプログラミング 式により、ユーザーは単一のバス (SCLKとSI)でマトリックス内の すべてのデバイスをプログラムできます シリアル・クロック SCLKとシリアル入力データライン SI で構成さ れる単純なシリアル・インタフェースを介して、内部マルチプレ...
Page 14 TABLE 2. Switch Configuration Data (つづき) MSB LSB OUT1±に対する接続 OUT2±に対する接続 OUT3±に対する接続 OUT4± に対する接続 デバイスをN×Nアレイで構成した場合、左上のデバイスがロー・ (OUT1＝ IN1、OUT2＝ IN2、OUT16＝ IN16)。このアレイ アドレス、コラム・アドレスともゼロに割り当てられます。右側に続...
Page 15 TABLE 4. A Read-Back Example from a 4 Device Array ロー・ コラム・ フレーム アドレス アドレス OUT1 OUT2 OUT3 OUT4 SCLK 説明 D29:D24 D23:D18 D17:D12 D11:D9 D8:D6 D5:D3 D2:D0 サイクル数 Read-Back (R,C)＝ 0, 3 Read-Back (R,C)＝ 0, ...
Page 16 構成書き込み 30ビット制御ワード : [書き込みフレーム ][ロー・アドレス ][コラム・アドレス ][OUT1][OUT2][OUT3][OUT4] アレイ書き込み [01 1111] [0][1] [1][1][1][1] //*アレイ位置 1、ブロードキャストIN1 *// [01 1111] [0][0] [2][2][4][4] //*アレイ位置 0、IN2をOUT1とOUT2に接続、...
Page 17 SCLK数 イベントの説明 デバイス0 (R＝ 0、C＝ 0)は第 1の制御ワードの「読み出し」フレームを検出します。 デバイス0 (R＝ 0、C＝ 0)は第 1制御ワードのアドレスがロー＝ 1、コラム＝ 0であることを識別します。第 1の制御 ワードからロー・アドレスが 1だけ減算され (ロー・アドレス＝ 0) RSOに送られます。 デバイス0 (R＝ 0、C＝ 0)は第 2の制御ワードの「書き...
Page 18 4、 2. 5G b/ s、 LV 外形寸法図 単位はmillimeters　　　 LLP, Plastic, QUAD, Order Number DS90CP04TLQ, DS90CP04TLQX (Tape and Reel) NS Package Number LQA032A ナショナル セミコンダクター ジャパン株式会社 本社／〒 135-0042 東京都江東区木場 2-17-16 TE...

Manual Details

Brand National
Pages 18
File Size 236.39 KB
Published June 15, 2026
3 views

Enter the captcha to get the download link:

captcha

Related Manuals